

Exercices interruptions

I- On considère une machine admettant 8 niveaux d'interruptions matérielles numérotées de 0 à 7, le niveau d'interruptions 0 étant le plus prioritaire et le niveau 7 le moins prioritaire. Le processeur dispose de deux broches, une broche INT sur laquelle lui parvient le signal d'interruption, une broche INTA avec laquelle il acquitte les interruptions. Les 8 niveaux d'interruptions sont gérés par un contrôleur d'interruptions de type circuit 8259A qui possède deux registres de 8 bits chacun, lui permettant de gérer les requêtes d'interruptions et leurs priorités. Le premier registre appelé registre ISR mémorise le niveau d'interruption en cours de traitement en positionnant à 1 le bit correspondant à l'interruption en cours de traitement. Le second registre IRR mémorise les interruptions reçues par le contrôleur en positionnant à 1 le bit correspondant à l'interruption reçue, cette mémorisation durant jusqu'à ce que l'interruption ait été traitée par le processeur. Les priorités sur les interruptions fonctionnent de la manière suivante : lorsque le processeur traite une interruption de niveau i (le bit i du registre ISR est alors à 1), toutes les interruptions de priorité inférieure ou égale à i parvenant au contrôleur sont mémorisées dans le registre IRR, mais elles ne sont pas délivrées au processeur. Elles seront délivrées selon leur ordre de priorité, ultérieurement, dès que le traitement de l'interruption i aura été achevé. Une interruption de priorité supérieure au niveau i est au contraire délivrée au processeur et interrompt le traitement de l'interruption i en cours qui est repris ultérieurement, une fois le traitement de l'interruption plus prioritaire achevé. 1. Considérez l'état courant du contrôleur et du processeur donné sur la figure ci-dessous. Que se passe-t-il ? Que va faire le processeur ?

2. En partant de l'état précédent, décrivez la suite des opérations tant au niveau du contrôleur (évolution des registres ISR et IRR) que du processeur si l'on considère que surviennent simultanément au contrôleur les interruptions 1 et 5.

II

Soit le tableau suivant qui donne les registres d'un contrôleur d'interruption. On trouve aussi la valeur de CO à l'arrivée de la première interruption.

Interruption	Descriptio	Etat IRR	Traitement quelle	Etat	Etat	adress
--------------	------------	----------	-------------------	------	------	--------

	n		interruption ?	ISR	IRR	e
Arrivée IRQ3						CO=100
Arrivée IRQ5						CO=
Arrivée IRQ2						CO=
Arrivée IRQ1						CO=
Fin IRQ1						
Fin IRQ2						
Fin IRQ3						
Fin IRQ5						

Remplissez les états des registres d'un contrôleur d'interruption. A chaque ligne du tableau donner la valeur de pile en supposant que les instructions de l'interruption 1 est de « 10 à 19 », 2 est de « 20 à 29 »...

III

Montrer les états de registres IRR et ISR pendant le scénario suivant des interruptions en précisant le temps de chaque action à partir du temps T0 jusqu'à la fin:

Au temps T0 Arrivée de IRQ1 (durée 4 ms)

Au temps T2=T0+2ms Arrivée de IRQ3 (durée 6 ms)

Au temps $T_3 = T_0 + 3\text{ms}$ Arrivée de IRQ2 (durée 2 ms)

Au temps $T_4 = T_0 + 4\text{ms}$ Arrivée de IRQ5 (durée 4 ms)

Au temps $T_6 = T_0 + 6\text{ms}$ Arrivée de IRQ4 (durée 4 ms)